HyperLynx—全能高速设计仿真分析平台

概述

信号/电源完整性分析是现代电子设计不可缺少的组成部分。随着芯片信号转换速率的加快，信号/电源完整性问题也越来越严重，包括过冲/欠冲、振铃、串扰、时序、直流电压降、平面噪声等。   

HyperLynxSI/PI提供的仿真技术，如DDRx或LPDDRx时序分析、工业标准的串行总线SERDES分析（快速眼图、S参数、误码率等），可以轻松检测，解决各类问题，克服当今集成电路(IC)中由于边缘速率所致的有害高速效应；通过布线前分析来定义布线约束，对布线后的PCB进行验证，确保设计达成目标。

布线前分析

利用PADS布线前仿真，您可以在早期预测并消除信号完整性问题，从而在 PCB 设计之前实现约束布线、叠层规划、时钟优化和关键信号拓扑结构及端接。直观的拖放式传输线建模是提高您工作的一次成功率的绝佳选择。

- 快速输入复杂的互联关系，包括 IC、走线、过孔、电缆、连接器和无源元器件；

- 使用 2D 场解析器实现准确的建模和解空间探索。提供 3D 场解析器选件；

- 使用叠层规划工具来简化阻抗规划。只需输入特定叠层某个层的目标阻抗，PADS 就会为您提供关于所需走线宽度的信息，反之亦然；

- 端接器向导可建议最优端接策略，包括串联、并联、并联 AC 和差分端接；

- 随时可以使用 IBIS 模型或自建模型进行仿真；

- 使用可视化 IBIS 编辑器检查/编辑 IBIS 模型（包括层次化的自动化语法）；

- 创建全新的设计或使用现有的设计套件（例如 PCIExpress、DDR2、PCI-X或众多 FPGA 设计套件之一）；

- 在几小时内而不是几周内准确预测串行接口误码率(BER) 和最坏情况下的位序列（提供眼图分析选件）。

布线后验证

- 以交互方式模拟批量分析识别出的故障点。

-使用高级向导在线插入新的端接元器件，以用于实时分析。

为克服更为艰巨的设计挑战，您可以通过增加许可来执行以下操作：

- 使用全波3D场解析器接口提取和分析复杂的布局结构（例如耦合过孔场、扇出和平面层间隙等）;

- 准确预测任何走线拓扑结构和 IC 布置存在的串扰，并显示违反串扰阈值的具体横截面;

- 轻松地运行功能强大的多板分析，包括EBD和连接器模型；

- 验证 DDR、DDR2和 DDR3内存系统，包括时序。

验证电源网络阻抗以优化供电网络（PDN）